

第1章

208ピンFPGA+画像フレーム・メモリ基板,
ADuC7026インターフェース回路で構成した

画像フレーム・メモリと FPGAを使った 画像処理プラットフォーム

江崎雅康

本誌2007年8月号の特集1では、2007年7月号付属のFPGA基板を活用して画像回路の設計と簡単なアプリケーションを紹介した。今月号では8月号に引き続き、

① マイクロプロセッサADuC7026(米国Analog Devices社)とのインターフェース

② ブロック崩しゲーム(写真1)

を第2章、第3章で紹介する。この二つの回路構成は、「7月号付属基板+画像ベースボードCQ-SP3EDW」の組み合わせで実現できる。

今回の特集に向けて写真2の「XC3S500E-VQ208+2Mバイト高速SRAM基板」CQ-SP3EDW208の開発を超特急で進めた。その結果、写真3に示すVGAサイズ65,536色の画像表示ができるようになった。(筆者)

1 今月号の特集で紹介する画像処理回路のシステム構成

図1(a)は、本誌2007年8月号で紹介した7月号付属FPGA基板を活用した画像処理回路のシステム構成です。付属基板に実装されたSpartan-3Eのピン数(100ピン)の制約の下でマイクロプロセッサADuC7026を組み込みました。画像フレーム・メモリを外部に接続できないため、FPGA内蔵メモリ・ブロックを活用し、 $160 \times 120 \times 9$ ビットの画像を表示しました。

図1(b)は、本特集に向けて開発したXC3S500E-VQ208+2Mバイト高速SRAM基板画像ボードCQ-SP3EDW208を組み込んだ画像処理回路のシステム構成です。

当初、208ピンのXC3S250E-VQ208と画像フレーム・メモリ搭載基板の設計に向けて検討していました。しかし、




写真1 ブロック崩しゲームの画面




写真2 XC3S500E-VQ208(208ピン)+2Mバイト高速SRAM基板画像ボードCQ-SP3EDW208

KeyWord

ADuC7026, XC3S500E-VQ208, Spartan-3E, VGA, RGB, CQ-SP3EDW, CQ-SP3EDW208, 画像フレーム・メモリ, LDO



208 ピンの XC3S250E-VQ208 と XC3S500E-VQ208 はピン互換

XC3S250E-VQ208 と XC3S500E-VQ208 の価格差は700 円．コンフィグレーションROM のコストアップ分を含めても 1,500 円程度(Digi-Key 調べ)

100 ピンの Spartan-3E 付属基板を 208 ピンの XC3S250E-VQ208 に置き換えるだけの基板設計は面白くない
複数の画像フレーム・メモリを備えることにより高度な画像処理が可能になる

などが明らかになりました．

これらの検討結果を考慮して，次のようにしました．

50 万ゲート相当の XC3S500E-VQ208 を搭載する

2M バイト SRAM を搭載し，VGA(640 × 480 ピクセル)

サイズのフレーム・メモリを 3 フレーム分備える

画像データを記録するため MMC/SD カード・インターフェース用のコネクタを実装する

利用可能な CPU の種類を増やすため Interface 誌 2006 年 6 月号と 2007 年 5 月号の付属基板互換のコネクタを実装する

カメラ入力，VGA 表示，液晶表示だけが目的であれば，50 万ゲート相当の FPGA は必要ありません．しかし，画像ベースボードの狙いは，各種画像フィルタ，高速テンプレート・マッチング，モーション検出など，高度な画像処理アルゴリズムを検証するためのハードウェア・プラットフォームを



写真3 今回のシステムで表示したVGA サイズ65,536 色の画像表示例

準備することです．


高度な画像処理を行うために FPGA のゲート数が多すぎることはありません．

2 画像ボードの回路構成


図2 は，今回設計した画像ボード CQ-SP3EDW208 の回路です．XC3S500E-VQ208 を採用したことにより，コンフィグレーションROM も 4M ビットの XCF04 に変更しました．

フレーム・メモリは 12ns の 4M ビット高速 SRAM を 4 個使いました．VGA 画面のピクセル数は，

$$640 \times 480 = 307,200 \text{ [ピクセル]}$$



(a) 8月号で紹介した付属基板活用システム



(b) 本特集で紹介するフレーム・メモリを備えたシステム

図1
本特集で紹介する本格的な画像処理回路の構成

新たに開発した「XC3S500E-VQ208 (208 ピン) + 2M バイト高速 SRAM 基板 CQ-SP3EDW208 (濃い水色) と画像ベースボード CQ-SP3EDW による本格的な画像処理回路のシステム構成．2M バイト高速 SRAM により 3 枚の VGA フレーム・メモリを構成する．

Interface誌2006年6月号付属SH7144基板
Interface誌2007年5月号付属V850基板
共通仕様拡張コネクタ





図2 208ピンSpartan-3E(XC3S500E-vq208)+2Mバイト・フレーム・メモリ基板の回路



です．1ピクセルを16ビットで記憶すると4個のSRAMで、
 $524,288 \times 4 \div (307,200 \times 2) = 3.413$ [フレーム]
 となり、3枚の画像フレームを構成できます．

コネクタJ₂、J₃、J₄は画像ベースボードとの接続用です．
写真4に示すように画像ベースボードの上から挿入します．

コネクタJ₁、J₅はInterface誌付属基板を接続するためのピン・プラグです．ここにルネサステクノロジのSH7144(Interface誌2006年6月号付属基板)やNECのV850(Interface誌2007年5月号付属基板)などを挿入します．

電源は画像ベースボードから供給される3.3Vを使って、基板上のLDO(Low Dropout)レギュレータBH25MA3 WHFV(ローム、2.5V用)とNCP585DSN12T1GOSTR(米国ON Semiconductor社、1.2V用)で作ります．

Interface誌付属基板を使う場合は+5Vが必要ですが、その時はコネクタCON1に入力します．

3 画像フレーム・メモリの構成と画像データの流れ

図3は、**図1(b)**の画像処理システムの画像データの流れを図示したものです．デジタルCMOSカメラの画像は画像フレーム・メモリ1、2、3のいずれかに取り込めます．

1

XCF04SVはXC3S500のP103の近くに配置して、LCLK信号配線を短くなるようにする





写真4

画像ベースボードCQ-SP3EDW(8月号で紹介)に今回開発した画像ボードCQ-SP3EDW208を接続したところ



また画像フレーム・メモリ1, 2, 3のいずれかを選択してアナログRGBで出力し, 同時に TFT 液晶に表示することができます。

XC3S500E では画像回路全体の制御を行います。またハードウェア演算により画像データを高速処理することも可能です。

マイクロプロセッサ(ADuC7026, SH7144, V850)は, 以下のことが行えます。

- FPGA で構成する連続カメラ制御バス SCCB(Serial Camera Control Bus)を介してカメラのレジスタを設定
- 画像フレーム・メモリ1~3のピクセル・データを直接アクセスしてソフトウェアによる画像処理を行う

図2の回路に示すように, 画像フレーム・メモリのアクセス・パスは1経路しかありません。カメラから画像を取り込みつつ, 同時にアナログRGB出力をするような場合は, フレーム・メモリのアクセス・パスを時分割で使います。

FPGA の基本クロックは48MHz, 画像ピクセルのクロックは24MHzで設計すると, 同時に2方向から画像フレーム・メモリにアクセスできます。

例えば, 「CMOS カメラから画像を取り込みつつ TFT 液晶に表示する」ことができます。

4 カメラ・モジュールから取り込んだ画像を表示

写真3はデジタルCMOSカメラ・モジュールから取り込んだ画像をアナログRGB モニタに表示したものです。

- カメラから画像フレーム・メモリへ書き込みつつ
 - 画像フレーム・メモリから読み出したデータをアナログRGB出力し同時にTFT 液晶に表示する
- という二つの作業は時分割多重処理しているので, リアルタイム動画表示ができます。

デジタルCMOSカメラはSCCBインターフェースを介して

- VGA 出力(30 フレーム/s)
 - RGB : 565 データ出力
- に設定しました。

カメラからの画像データはVGA の場合, 30 フレーム/s で出力されます。しかしアナログVGA出力は60フレーム/s




図3

画像フレーム・メモリの構造と画像データの流れ




写真5

今回製作した画像ボードを使った実験風景

で表示します。

写真3は同じフレーム・メモリを使って時分割多重ロジックにより、

- カメラからフレーム・メモリ1への書き込み
- フレーム・メモリ1から読み出してアナログRGBに出力を同時に行っています。

カメラと表示出力の各垂直同期信号は同期させています。表示出力はカメラ入力2倍のアクセス・レートですから、途中で「追い越し」が発生します。

表示フレームは1枚おきに前後の入力フレームの合成フレームが入りますが、見た感じは全然不自然さはありません。

写真5はこの実験風景です。画像ベースボード CQ-SP3EDW の上に画像ボード CQ-SP3EDW208、そしてその

上に Interface 誌 2006 年 6 月号付属基板 CQ7144(SH7144 搭載)が載っています。

5 画像処理の実験

写真5の組み合わせで簡単な画像処理の実験をしてみました。**写真6(a)**は「Design Wave Magazine とくまさんのある風景」、これをフレーム0に取り込みました。

次に、くまさんを取り除いたところをフレーム1に取り込んだものが**写真6(b)**です。この2枚の写真の差分をとったのが**写真6(c)**です。

差分演算はSH7144で行いましたが、FPGAで行うこともできます。



(a) 元の画像「Design Wave Magazine とくまさんのある風景」




(b) くまさんを取り除いた画像



(c) くまさんのシルエットが差分として表示される

写真6 画像の差分を取った実験



画像処理の研究はすでに数十年に及んでいます。その多くはパソコンやワークステーション上のアルゴリズムの研究が主流でした。

積和演算装置をいくつも並べた並列演算のハードウェアが使えるのはトマホークなど軍事利用の分野に限られていました。

しかし近年、FPGA などの大規模集積回路や専用画像処理 LSI が安価に入手できるようになりました。「金にならない研究」といわれ続けて数十年間に蓄積された成果が、安価な大規模集積 LSI の登場により工学的に応用ができる時代がやってきました。

筆者がお世話になっている部品実装の分野でも、プリント基板の画像検査装置など、速さと正確さで人間の能力を超えるパフォーマンスを発揮しています。

画像ベースボード CQ-SP3EDW と画像ボード CQ-

SP3EDW208 は画像入出力と画像処理の最低限のハードウェアを提供します。このプラットフォームが高速画像処理の学習とアルゴリズム検証に役立つことを期待しています。

えさき・まさやす

(株)イーエスピー企画 代表取締役

<筆者プロフィール>

江崎雅康。1948 年岐阜県で誕生。1970 年京都大学工学部卒業。関西の電機メーカーに就職し技術開発一筋。ペンネーム吉田幸作で 20 余年にわたって技術誌に執筆。2005 年 10 月イーエスピー企画代表取締役就任、現在社長業見習い中。「組込みハード&ソフト研究会」、「ロボットテクノロジー研究会」の座長を務めるかたわら OJT 型開発チーム「土日システム開発部」を月 2 回開催、新幹線岐阜羽島駅前の岐阜羽島テクノビルに 8 人のメンバーが集まる。9 月より経済産業省「戦略的基盤技術高度化支援事業」ソフトウェアアジア受託に伴い総括研究代表者を務める予定。

画像ベースボード、デジタル CMOS カメラ、TFT 液晶モジュール、JTAG ケーブル頒布のご案内

本特集執筆のために開発した「画像ベースボード CQ-SP3EDW」と「XC3S500E-VQ208 + 2M バイト高速 SRAM 基板(画像ボード)CQ-SP3EDW208」を、読者の方の学習に役立てていただくため希望者に頒布します。

本特集で扱った「デジタル CMOS カメラ」、「TFT 液晶モジュール」も継続的に供給することが可能になりました。学習および研究開発にお役立てください。また、今回は雑誌記事のための特別頒布のため、メーカーへの直接の問い合わせはご遠慮ください。

Spartan-3E 付属基板を手軽に使えるように JTAG ダウンロード回路基板を作りました。25 ピン D サブ・コネクタにケーブルを接続した検査済み完成品で提供します。2M ビット・コンフィグレーション ROM(XCF02SVOG20C)、48MHz 水晶発振器 FXO-HC735-48(米国 Fox Electronics 社、3.3V、5mm × 7mm 表面実装型)も希望を受けて頒布いたします。必要な方はご利用ください。

上記基板および部品の頒布を希望される方は、申し込み者の氏名、住所、電話番号/FAX 番号/メール・アドレス、必要な部品名をご記入の上、下記の申し込み先に FAX か郵送でお申し込みください。なお、お申し込みの期限は 2009 年 7 月 30 日とさせていただきます。代金引換便でお送りしますので、代金は商品と引き換えに配送業者にお支払いください。銀行振込をご希望の方は下記あてにお問い合わせください。

基板・部品名	品番	消費税込み単価	数量	価格
画像ベースボード(完成品)	CQ-SP3EDW	13,000 円	台	円
JTAG ダウンロード・ケーブル(完成品)	X-cable	3,000 円	台	円
デジタル CMOS カメラ (レンズ 2 種類、接続 FPC ケーブル付き)	KBCR-M03VG	11,000 円	台	円
TFT 液晶モジュール (タッチパネル、接続 FPC ケーブル付き)	TCG057VGLAD-G00	32,000 円	台	円
Xilinx 社 2M ビット・コンフィグレーション ROM	XCF02SVOG20C	1,000 円	個	円
48MHz 水晶発振器 3.3V 5mm × 7mm 表面実装型	FXO-HC735-48	300 円	個	円
XC3S500E-VQ208 + 2M バイト高速 SRAM 基板(完成品)	CQ-SP3EDW208	26,000 円	台	円
送料(代金引換便)		1,000 円	1 回	1,000 円
合計				円

〔お申し込み先〕

〒501-6257
岐阜県羽島市福寿町平方
2-51 ワークショップ
岐阜羽島 2F
(株)イーエスピー企画
DesignWaveMagazine
2007 年 10 月号部品頒布係
電話：058-397-0660
FAX：058-397-0661
<http://www.esp.co.jp/>